经验总结
•-原理图网络命名
•原理图网络命名时,字母必须为大写字母,不可以使用字母“0”;可以使用
下划线和左斜线“/”;禁止使用小写字母、短横线、*等;
•电源网络命名建议:10V以上命名举例,12V、36V等,数字在字母V前;
10V以下电源命名举例,V33或者3V3、V18或者1V8、V09或者0V9;模拟电
源命名举例,V33_AVDD_FPGA或者3V3_AVDD_FPGA;可以增加后缀说明电
源使用对象;
•时钟网络命名规则:时钟网络命名以CLK开头,后接频率,可以增加使用对
象说明,举例CLK_50M_CPU;
•总线网络命名规则:总线类型开头,后接使用对象或者总线方向,举例:
SGMII_CPU_PHY、JTAG_TDI_CPU、PCIE_CPU_FPGA、IIC_SCL_EEPROM等;
经验总结
•使能网络命名中包含EN,中断网络命名包含INT;
•低有效信号命名规则,以“/”开头,例如/RST_MCU、/INT_PHY、/SPI_CS等;
•指示灯信号命名规则:以LED开头,增加功能说明,举例LED_MCU_RUN、
LED_MCU_ALARM、LED_MCU_DEBUG、LED_V33等;
•差分信号命名规则,以P N表示差分信号的+ -信号,举例
PCIE_MCU_FPGA_0_P、 PCIE_MCU_FPGA_0_N,经过电阻、电容前或者后的
信号,建议增加R C说明,举例PCIE_MCU_FPGA_0_C_P、
PCIE_MCU_FPGA_0_C_N 。禁止使用+ - 符号表示差分信号;差分信号网络
必须全部标识,禁止使用自动生成网络名称;
经验总结
•-原理图CBB化设计(子电路参数化、提高子电路调用的利用率)
•原理图设计时,对常用的功能模块,建议进行CBB化,例如电源、MCU、
PHY等器件;
•原理图功能模块CBB化时,总线IN的方向在左侧,OUT的方向在右侧,其他
功能按区块进行放置,举例如下:
经验总结
•有上电时序要求时,在电源输出端放置一个电阻330欧姆(电源与地之间)
(泄放电阻),可以在断电后快速放电,选焊;
•有使能管脚的电源芯片,在靠近使能管脚处放置一个电容(预留电容),防
止输入电压不稳,纹波较大,导致上电时频繁开启关闭,选焊;
•反馈电阻尽量选取大阻值电阻,电阻误差对反馈电压影响较小;
•PG管脚作用:指示芯片是否正常输出电平;可以接指示灯,指示芯片正常
工作;作为下一级电源的使能信号。不用时可以不接。
•电源输出端可以加一个0欧电阻,便于对电源进行调试,调试前断开,若电
压正常,再接上0欧电阻或者直接短接。
经验总结
•每个电源串联一个磁珠,防止电源反向干扰;
•SPI接口每个接口串联一个33欧姆或者22欧姆的电阻,原因:芯片接口内部
存在内阻,大概二三十欧姆,而传输线阻抗一般为50欧姆,为了与传输线进
行阻抗匹配,在接口处串联一个二三十欧姆的电阻;输入管脚一般可不加电
阻,输出管脚一般加电阻;
•每个信号接口尽量都加一个33欧姆的电阻;